Search for: [Abstract_pl = "Zasadniczym celem pracy było opracowanie nowej, efektywnej metodologii transformacji rozmytej sieci Petriego, która może być traktowana jako formalny opis algorytmu sterowania pewnym procesem \- do postaci układu cyfrowego, zrealizowanego w matrycowych strukturach FPGA, zarówno w wersji synchronicznej, jak i asynchronicznej. W pracy omówiono rozmyte sieci Petriego, asynchroniczne i samosynchronizujące się cyfrowe układy sekwencyjne i ich implementację w programowalnych układach logicznych FPGA, oraz automatyzacje projektowania układów cyfrowych opisanych sieciami Petriego, wraz z ich implementacją przy wykorzystaniu języka opisu sprzętu Verilog. Rozwiązano następujące problemy\:"]

Number of results: 1