Autor:

Barkalov, Alexander ; Titarenko, Larysa ; Mielcarek, Kamil

Współtwórca:

Korbicz, Józef (1951- ) - red. ; Uciński, Dariusz - red.

Tytuł:

Hardware reduction for LUT-based Mealy FSMs

Tytuł publikacji grupowej:

AMCS, volume 28 (2018)

Temat i słowa kluczowe:

mealy FSM ; synthesis ; FPGA ; LUT ; partitions ; encoding collections of output variables

Abstract:

A method is proposed targeting a decrease in the number of LUTs in circuits of FPGA-based Mealy FSMs. The method improves hardware consumption for Mealy FSMs with the encoding of collections of output variables. The approach is based on constructing a partition for the set of internal states. Each state has two codes. It diminishes the number of arguments in input memory functions. An example of synthesis is given, along with results of investigations. The method targets rather complex FSMs, having more than 15 states.

Wydawca:

Zielona Góra: Uniwersytet Zielonogórski

Data wydania:

2018

Typ zasobu:

artykuł

DOI:

10.2478/amcs-2018-0046

Strony:

595-607

Źródło:

AMCS, volume 28, number 3 (2018) ; kliknij tutaj, żeby przejść

Jezyk:

eng

Licencja CC BY 4.0:

kliknij tutaj, żeby przejść

Prawa do dysponowania publikacją:

Biblioteka Uniwersytetu Zielonogórskiego