<?xml version="1.0" encoding="UTF-8"?>
<?xml-stylesheet type="text/xsl" href="https://www.zbc.uz.zgora.pl/repozytorium/style/common/xsl/oai-style.xsl"?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" 
         xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
         xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/
         http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
	<responseDate>2026-06-29T02:39:54Z</responseDate>
	<request identifier="oai:zbc.uz.zgora.pl:500" metadataPrefix="oai_dc" verb="GetRecord">
	https://zbc.uz.zgora.pl/repozytorium/oai-pmh-repository.xml</request>
	<GetRecord>
	
  <record>
	<header>
		<identifier>oai:zbc.uz.zgora.pl:500</identifier>
	    <datestamp>2023-04-18T09:41:02Z</datestamp>
		  <setSpec>DigitalLibraryZielonaGora</setSpec> 	      <setSpec>DigitalLibraryZielonaGora:Repository:Faculties:FacultyComputerElectricalControl</setSpec> 	      <setSpec>DigitalLibraryZielonaGora:Repository</setSpec> 	      <setSpec>DigitalLibraryZielonaGora:Repository:Faculties</setSpec> 	      <setSpec>DigitalLibraryZielonaGora:Repository:TypesWork</setSpec> 	      <setSpec>DigitalLibraryZielonaGora:Repository:TypesWork:PhD</setSpec> 	      <setSpec>DigitalLibraryZielonaGora:Repository:TypesWork:Books</setSpec> 	    </header>
		<metadata>
	<oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
<dc:title xml:lang="pl"><![CDATA[Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych]]></dc:title>
<dc:creator><![CDATA[Łabiak, Grzegorz]]></dc:creator>
<dc:subject xml:lang="pl"><![CDATA[sieci Petriego]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[binarne diagramy decyzyjne]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[układy programowalne]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[układy FPGA]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[język UML]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[układy cyfrowe]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[modelowanie]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[systemy reaktywne]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[język SpecCharts]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[programowa maszyna stanów]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[notacja graficzna]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[diagramy statechart]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[stany proste]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[stany złożone]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[zdarzenia]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[tranzycje proste]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[tranzycje złożone]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[atrybut historii]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[stany synchronizujące]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[determinizm]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[system Cosma]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[systemy CAD]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[HiCoS]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[język SSF]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[rozprawa doktorska]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[nauki techniczne]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[informatyka]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[informatyka (KBN)]]></dc:subject>
<dc:subject xml:lang="pl"><![CDATA[podstawy teoretyczne informatyki (PKT)]]></dc:subject>
<dc:description xml:lang="pl"><![CDATA[The main goal of the thesis is to develop a new modelling method at the system level, which can be applied to designing digital binary controllers whose behaviour may be specified with the statechart diagrams. Next, the controllers are directly implemented in programmable logic devices. Statechart diagrams are considered hierarchical concurrent finite state machines. In the proposed method, the functioning of a control system described with statecharts is translated into an equivalent model in VHDL language, which operates on registers and transfers between them, according to unique new encoding scheme . VHDL model can be an input to commercial software which realises synthesis and implementation in FPGA devices. In distinction from the commercial solution, which transforms statechart diagrams into behavioural model of VHDL language, author's proposition yields better to formal analysis. This advantage allows sophisticated optimization and model checking algorithms can easily be implemented. In the dissertation the algorithm that generates reachability graph is used as an introductory example. In this case, the symbolic state space is represented with the characteristic function and ROBDD.]]></dc:description>
<dc:description xml:lang="pl"><![CDATA[promotor: prof. zw. dr hab. inż. Marian Adamski, Uniwersytet Zielonogórski,Instytut Informatyki i Elektroniki]]></dc:description>
<dc:description xml:lang="pl"><![CDATA[recenzenci: prof. dr hab. inż. Tadeusz Łuba,Politechnika Warszawska,Instytut Telekomunikacji,prof. dr hab. inż. Bolesław Czesław Pochopień, Politechnika Śląska,Instytut Informatyki]]></dc:description>
<dc:description xml:lang="pl"><![CDATA[jednostka prowadząca przewód: Politechnika WarszawskaWydział Elektroniki i Technik Informacyjnych]]></dc:description>
<dc:description xml:lang="pl"><![CDATA[miejsce pracy autora rozprawy: Uniwersytet Zielonogórski,Wydział Elektrotechniki, Informatyki i Telekomunikacji,Instytut Informatyki i Elektroniki]]></dc:description>
<dc:publisher><![CDATA[Zielona Góra: Oficyna Uniwersytetu Zielonogórskiego]]></dc:publisher>
<dc:date><![CDATA[2005]]></dc:date>
<dc:type xml:lang="pl"><![CDATA[rozprawa doktorska]]></dc:type>
<dc:type xml:lang="pl"><![CDATA[książka]]></dc:type>
<dc:format xml:lang="pl"><![CDATA[text/pdf]]></dc:format>
<dc:format xml:lang="pl"><![CDATA[text/html]]></dc:format>
<dc:identifier><![CDATA[http://www.zbc.uz.zgora.pl/repozytorium/Content/500/HTML/Labiak-00.pdf]]></dc:identifier>
<dc:identifier><![CDATA[https://zbc.uz.zgora.pl/repozytorium/dlibra/publication/370/edition/500/content]]></dc:identifier>
<dc:identifier><![CDATA[oai:zbc.uz.zgora.pl:500]]></dc:identifier>
<dc:language><![CDATA[polski]]></dc:language>
<dc:relation><![CDATA[oai:zbc.uz.zgora.pl:publication:370]]></dc:relation>
<dc:rights xml:lang="pl"><![CDATA[Biblioteka Uniwersytetu Zielonogórskiego]]></dc:rights>
</oai_dc:dc>

</metadata>
	  </record>	</GetRecord>
</OAI-PMH>
