Dane o rozprawie doktorskiej

Rodzaj pracy | Rozprawa doktorska
Data uzyskania stopnia | 27 stycznia 2004
Uzyskany stopien naukowy | doktor nauk technicznych
Promotor | prof. zw. dr hab. inz. Marian Adamski, Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki
Recenzenci | prof. dr hab. inz. Tadeusz Luba, Politechnika Warszawska, Instytut Telekomunikacji, prof. dr hab. inz. Bolesław Czesław Pochopien, Politechnika Śląska, Instytut Informatyki
Jednostka prowadzaca przewód | Politechnika Warszawska, Wydzial Elektroniki i Technik Informacyjnych
Miejsce pracy autora rozprawy | Uniwersytet Zielonogórski, Wydzial Elektrotechniki, Informatyki Telekomunikacji, Instytut Informatyki i Elektroniki
Dziedzina naukowa | Nauki techniczne
Dyscyplina naukowa | Informatyka
Specjalnosc naukowa | Informatyka (KBN), Podstawy teoretyczne informatyki (PKT)
Sposób zgloszenia rozprawy, dostepnosc, liczba stron | wydano w serii Prace Naukowe z Automatyki i Informatyki, Tom 6, 168 stron; zbc.uz.zgora.pl
Wydawca | Oficyna Wydawnicza Uniwersytetu Zielonogórskiego
Slowa kluczowe | hierarchiczny model automatu współbieznego, diagramy statechart, cyfrowe uklady sterowania binarnego, uklady programowalne

Streszczenie
Autor w swej pracy skupił się na opracowaniu nowej metodyki modelowania na poziomie systemu, znajdującej zastosowanie do projektowania cyfrowych układów sterowania binarnego, których zachowanie opisywane jest diagramami statechart. Diagramy statechart sa hierarchicznym modelem współbieznego automatu. W proponowanej metodyce działanie układu specyfikowane diagramami zamieniane jest na równoważny opis w jezyku VHDL, operujacy rejestrami i przesłaniami między nimi, co jak dotąd jest rozwiazaniem unikalnym. Tak otrzymany model może stanowić wejście do komercyjnego oprogramowania realizującego synteze i implementacje w strukturach programowalnych (np. FPGA). W odróżnieniu od istniejącego rozwiązania komercyjnego, realizującego przejście z diagramów statechart na behawioralny opis w języku VHDL, propozycja autora, opis na poziomie RTL, stwarza dodatkowe możliwości implementacji algorytmów minimalizacji i optymalizacji oraz analizy zachowania modelu z użyciem metod symbolicznych. Jako przyklad w pracy przedstawiono algorytm generowania grafu osiągalności, w którym przestrzeń stanów układu reprezentowana jest przy uzyciu funkcji charakterystycznej oraz diagramów ROBDD.
Abstact
The main goal of the thesis is to develop a new modelling method at the system level, which can be applied to designing digital binary controllers whose behaviour may be specified with the statechart diagrams. Next, the controllers are directly implemented in programmable logic devices. Statechart diagrams are considered hierarchical concurrent finite state machines. In the proposed method, the functioning of a control system described with statecharts is translated into an equivalent model in VHDL language, which operates on registers and transfers between them, according to unique new encoding scheme . VHDL model can be an input to commercial software which realises synthesis and implementation in FPGA devices. In distinction from the commercial solution, which transforms statechart diagrams into behavioural model of VHDL language, author's proposition yields better to formal analysis. This advantage allows sophisticated optimization and model checking algorithms can easily be implemented. In the dissertation the algorithm that generates reachability graph is used as an introductory example. In this case, the symbolic state space is represented with the characteristic function and ROBDD.