Dane o rozprawie doktorskiej

Rodzaj pracy | Rozprawa doktorska
Data uzyskania stopnia | 18.09.2008
Uzyskany stopień naukowy | doktor nauk technicznych
Promotor | Dr hab. inż. Stanisław Deniziak, prof. nadzw. PK, Politechnika Krakowska, Wydział Inżynierii Elektrycznej i Komputerowej, Katedra Informatyki Technicznej
Recenzenci | Prof. zw. dr hab. inż. Marian Adamski, Uniwersytet Zielonogórski, Wydział Elektrotechniki, Informatyki i Telekomunikacji, Instytut Informatyki i Elektroniki Prof. zw. dr hab. inż. Tadeusz Łuba, Politechnika Warszawska, Wydział Elektroniki i Technik Informacyjnych, Zakład Podstaw Telekomunikacji
Jednostka prowadząca przewód | Uniwersytet Zielonogórski, Wydział Elektrotechniki Informatyki i Telekomunikacji, Instytut Informatyki i Elektroniki
Miejsce pracy autora rozprawy | Politechnika Krakowska, Wydział Inżynierii Elektrycznej i Komputerowej, Katedra Informatyki Technicznej
Dziedzina naukowa | Nauki techniczne
Dyscyplina naukowa | Informatyka
Specjalność naukowa | Cyfrowe systemy wbudowane
Sposób zgłoszenia rozprawy, dostępność, liczba stron | Nie ogłoszono, Biblioteka Główna Uniwersytetu Zielonogórskiego, s. 123
Wydawca |
Słowa kluczowe | Kosynteza, systemy wbudowane, dynamiczna rekonfiguracja, FPGA, warunkowy graf zadań, wbudowane systemy wieloprocesorowe

Streszczenie
Celem pracy było opracowanie wyspecjalizowanego algorytmu kosyntezy wieloprocesorowych systemów dynamicznie samorekonfigurowalnych SRSOPC, który będzie maksymalizował szybkość projektowanego systemu przy zadanym ograniczeniu powierzchni układu FPGA. Metoda miała uwzględniać rzeczywiste ograniczenia współczesnych częściowo reprogramowalnych układów FPGA. Postawiona została teza, że wykorzystanie dynamicznej rekonfiguracji w projektowaniu szerokiej klasy systemów wbudowanych prowadzi do uzyskania implementacji szybszych niż w przypadku nie stosowania tej techniki, dla tego samego docelowego układu FPGA. Teza została udowodniona poprzez wykonanie eksperymentów dla losowych grafów zadań, kosyntezy praktycznych przykładów systemów wbudowanych oraz przeprowadzonej analizy teoretycznej. Opracowany nowy wyspecjalizowany rafinacyjny algorytm kosyntezy systemów SRSOPC jest pierwszym algorytmem kosyntezy wieloprocesorowych systemów DRSOPC/SRSOPC, uwzględniającym rzeczywiste ograniczenia współczesnych układów FPGA i pierwszym algorytmem kosyntezy, który umożliwia syntezę systemów DRSOPC/SRSOPC reprezentowanych przez warunkowe grafy zadań. Algorytm startuje od rozwiązania początkowego (najtańszej architektury), w każdym kroku iteracyjnej rafinacji analizowane są modyfikacje aktualnego rozwiązania (usunięcie i dodanie zasobu) i do następnego kroku wybierane jest rozwiązanie dające największy zysk. Wzrost szybkości systemu wbudowanego jest możliwy dzięki wielokrotnemu wykorzystaniu tych samych fragmentów układu FPGA do alokacji komponentów sprzętowych realizujących różne zadania, w trakcie działania tego systemu. Dodatkowo uwzględnienie informacji o wzajemnie wykluczających się zadaniach w warunkowym grafie zadań pozwala na jeszcze lepsze wykorzystanie dynamicznej rekonfiguracji, w celu uzyskania szybszych systemów.
Abstact
In this work the co-synthesis method (COSEDYRES), that optimizes dynamically reconfigurable multiprocessor SOPC system architectures, is presented. The algorithm maximizes speed of a SOPC system, taking into consideration the space constraints of the FPGA. The method is dedicated to the most popular partial reconfigurable FPGAs. The algorithm starts with the initial solution, where all tasks are assigned to only one general purpose processor module. Next, it produces new solutions using iterative improvement methods. Dynamic reconfiguration enables different functionalities to be allocated in the same part of an FPGA. Due to implementation of more tasks in hardware, the overall performance is significantly higher. It is the first co-synthesis algorithm for multiprocessor SOPCs dealing with dynamically self-reconfigurable systems, and one of the first algorithms taking into consideration placement constraints for most popular modern FPGAs. This is also the first co-synthesis algorithm for dynamically reconfigurable SOPC systems that considers mutually exclusive tasks specified by the conditional task graph. In this way, the area occupied by an embedded system can be decreased and free space may be used for other purposes. It was shown that the presented approach can also increase the performance of a SOPC system.